Blog

Jul 30, 2023

Démonstration d'un transistor à mémoire ferroélectrique 2D

Des chercheurs de Tokyo Tech ont fabriqué un transistor à mémoire ferroélectrique latéral en utilisant un matériau 2D. Ils ont choisi l'α-In2Se3, qui est « réputé pour sa mobilité élevée des porteurs, sa bande interdite réglable et sa forte

Des chercheurs de Tokyo Tech ont fabriqué un transistor à mémoire ferroélectrique latéral en utilisant un matériau 2D.

Ils ont choisi l'α-In2Se3, qui est « réputé pour sa mobilité élevée des porteurs, sa bande interdite réglable et ses fortes propriétés ferroélectriques au niveau atomique, ce qui le rend idéal pour les applications de mémoire à grande vitesse », selon l'université.

Le transistor à contact inférieur a été réalisé en déposant un flocon (~ 29 nm d'épaisseur) d'α-In2Se3 sur des contacts plutôt qu'en faisant croître le matériau de bas en haut.

"Lors de la fabrication de transistors à effet de champ ferroélectriques à contact inférieur par exfoliation de matériau 2D, une large largeur d'électrode est préférable pour améliorer le rendement global", a déclaré Tokyo Tech. "Cependant, obtenir des longueurs de canal à l'échelle nanométrique pour les électrodes nanogap devient difficile lors de l'utilisation simultanée de larges largeurs d'électrodes, principalement en raison du rapport substantiel entre la largeur de l'électrode et la longueur du canal."

La réponse était un dispositif de mémoire doté d'un contact inférieur à deux bornes structuré par un nano-espace (voir schéma) qui utilise l'inversion de polarisation dans le plan possible avec α-In2Se3.

Le retournement est initié en appliquant une tension de drain via un canal d’une longueur « relativement étroite », a déclaré Tokyo, de 100 nm – la distance entre les bords intérieurs de la source de platine et les électrodes de drain. La grille est un substrat de silicium fortement dopé au n, isolé par une fine couche d'oxyde.

Cette structure latérale est, en théorie, compatible avec la fabrication conventionnelle de dispositifs à semi-conducteurs, a indiqué l'université.

La mémoire de preuve de concept commute la résistivité avec un rapport marche/arrêt de 103, une conservation des données de 17 heures et une endurance de 1 200 cycles.

± 5 V sur la grille suffisait pour polariser le ferroélectrique, ± 20 V sur la grille et + 10 V sur le drain donnaient une boucle d'hystérésis de flux de courant de drain avec un peu moins de 10 µA de différence entre les états 0 Vg.

"Nous pensons que cette conception ouvrira la voie au stockage et à l'accès aux données et ouvrira des opportunités passionnantes pour diverses applications, notamment l'intelligence artificielle, l'informatique de pointe et les appareils Internet des objets", a déclaré le chef d'équipe du professeur Yutaka Majima.

Les détails de la recherche peuvent être trouvés dans « Mémoire ferroélectrique dans le plan α-In2Se3 de longueur de canal de 100 nm de contact inférieur », publié dans Advanced Science. Le document est clairement rédigé et peut être lu sans paiement.